未上市  

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置及半導體積體電路裝置

2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 154,000

4.其他應敘明事項:

本發明高效率地在開發階段進行不良記憶胞元修復的測試。記憶體控制電路10基

於包含列位址Ax及行位址Ay的位址Address，從與字元線WL及位元線BL連接的記憶

胞元50讀出所保存的資料。冗餘解碼器13-1~13-4在位址Address包含指定與特定

的記憶胞元Cc連接的字元線WLa或位元線BLc的冗餘位址P1~P4時，使與冗餘字元線

RWL1、RWL2或冗餘位元線RBL1、RBL2連接的冗餘記憶胞元RCc取代特定的記憶胞元

Cc。冗餘位址鎖存電路12-1~12-4分別保持冗餘位址P1~P4，並且基於從記憶體控制

電路10輸入的重置訊號RS來抹除所保持的冗餘位址P1~P4。

<摘錄公開資訊觀測站>